作者ff1268 (iGodric)
看板Electronics
标题[问题] SAR ADC加入校正电路後输入范围变小
时间Thu Jul 9 14:13:30 2015
各位好：
小弟有个问题，我的SAR ADC使用电容阵列DAC，并加入校正电容，
根据理论我的输入范围应该会变成
"vref * (未加校正时的电容大小/校正电容阵列的大小)"
原本输入范围应该是1V，但是根据这个算式我的输入范围变成
1 * (1024/1206) = 0.849 (10bits使用12bit校正)
请问我应该用什麽方法才可以让输入范围变为1V呢？
谢谢各位的回应
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.117.176.230
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1436422412.A.B32.html
1F：推 rogerham: Bottom plate sampling 07/10 00:03
2F：→ ff1268: 谢谢你的回答,可以在解释的详细一点嘛？或者有什麽资料可 07/10 11:46
3F：→ ff1268: 以看嘛？谢谢你 07/10 11:46
4F：推 fordayever: 你的问题是用top plate sampling造成的 07/10 15:21
5F：→ fordayever: 用bottom不会有这问题 不然就提高vref电压XD 07/10 15:22
6F：→ ff1268: 谢谢各位的回复 那为什麽top plate sampling就会有这样的 07/10 18:10
7F：→ ff1268: 谢谢各位的回复 但是使用top plate sampling是否代表,像是 07/10 18:17
8F：→ ff1268: "ISSCC 2010 A 10b 100MS/s 1.13mW SAR ADC with Binary-S 07/10 18:18
9F：→ ff1268: caled Error Compensation" 07/10 18:18
10F：→ ff1268: 这样他是如何解决这样的问题？ 07/10 18:19
11F：推 owenroy: vref拉高 07/10 20:36
12F：推 dinocyj: 小鲁也正在看这篇 但是一直无法理解第三段中间的部分 07/10 20:49
13F：→ dinocyj: the maximun error is v/2(v/2*1/2^1+v/4) 07/10 20:50
14F：→ dinocyj: 一直想不透它的物理概念 我想应该是v/2成以某个值 07/10 20:50
15F：→ dinocyj: 而非括号内和V有关的 07/10 20:51
16F：→ dinocyj: 下面的the maximun sum of the remaining vlotage value 07/10 20:53
17F：→ dinocyj: is v/4(v/8+v/16+...) 也是相同道理吗? 07/10 20:54
18F：→ dinocyj: 想藉此也请教各位高手们 谢谢:) 07/10 20:54
19F：→ ff1268: 增加vref的方法我之前有试过了，但是算出来的vref是等於 07/10 22:54
20F：→ ff1268: 0.588V，这个直应该很难用Bandgap电路做出来，才想问问看 07/10 22:56
21F：→ ff1268: 有没有其他招. 07/10 22:56
22F：→ ff1268: 关於Bottom plate sampling可以在解释的详细一点嘛？ 07/21 12:24
23F：→ ff1268: 或者有论文可以看嘛？实在是无法理解其中的奥妙，谢谢 07/21 12:25
24F：推 fordayever: 最一开始的SAR都用bottom plate sampling 07/21 19:55
25F：→ fordayever: 有一篇1975年附近的可以看 但我忘记名子... 07/21 19:55
26F：→ fordayever: 主要原因是都用电容的下板取样vin跟vref 07/21 19:57
27F：→ fordayever: 所以电压都会缩小 07/21 19:58
28F：→ ff1268: 谢谢你的回答，让我又有了新的方向了，那bottom plate sam 07/21 23:13
29F：→ ff1268: pling是有什麽缺点吗？为什麽之後会改成top plate samplin 07/21 23:13
30F：→ ff1268: g?是因为之前用bottom plate sampling会让电压变小所以取 07/21 23:13
31F：→ ff1268: 样不准？但到了校正电路反而变优点？ 07/21 23:13
32F：推 fordayever: 没喔 下板取样精准度很高 只是现在中高解析度用上板 07/26 22:40
33F：→ fordayever: 取样就能达到规格了 缺点大概是控制讯号比较麻烦 07/26 22:41
34F：→ fordayever: google下它的原理 在跟上板比较下大概就了解了 07/26 22:42