作者jerry5487 (jerry)
看板Electronics
标题[问题] Flip-flop 的延迟问题
时间Tue Jun 16 23:34:48 2015
请问版上各位神人
>>书上有定义flip-flop的timing delay
tccq: the output begins to change after a
clock-to-Q contamination delay
tpcq: the output completely settles after a
clock-to-Q propagation delay
有点不太懂
如果跑模拟出来量delay的话
通常是量clock Vdd/2 到output Vdd/2
这应该是tpcq
那麽tccq要怎麽看到?
(难道是指output爬到Vdd/2後开始乱抖算tccq
抖到稳定才算tpcq? 不过我想不出理由为什麽会乱抖...)
>>另外书上有定义Combinational logic的tcd & tpd
他说两者会有差别是因为
multiple paths through the combinational logic
这比较好理解
不过对应到Flip-flop的话 FF之间会做成multiple paths吗....?
希望各位高手帮忙解惑
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 123.195.37.175
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1434468891.A.580.html
1F：推 hsujerry: 数位电路是运作在类比基础上,clock讯号有它的rise/fall 06/17 08:38
2F：推 hsujerry: time跟slew rate,若data讯号在clock transition时乱跳, 06/17 08:44
3F：→ hsujerry: 则Q端就会乱抖(setup/hold time violation),进入亚稳态 06/17 08:48
4F：推 hsujerry: 状态(metastable state)~ 章节7.4.4、7.6.1有相关说明 06/17 08:57