作者evergreen94 (真的囧掉了!!!)
看板Electronics
标题[问题] Low Jitter量测
时间Fri Apr 17 22:15:34 2015
大家好！！
小弟的研究是高解析度ADC
在灌ADC的CLK时遇到一些问题
就是在量测部分
如果ADC的需求是希望压在RMS jitter 100fs以下的话
(仪器单端确定可以到40~50fs)
大家会选择
1. PCB上转双端再灌ADC
2. 电路上做一个单转双的简单Latch
3. 单端直接接，IC内部设计一个feedback bias inverter当做buffer
後面就多接几个inverter使得输入sin波可以变方波
(目前在想说要用这种，但是不知道jitter的特性如何)
4. 在IC内部设计low jitter PLL (这太猛了，目前小弟不会用 = =)
还是有更好的方法
希望版上的大大能否解惑一下 谢谢^^
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 59.124.224.85
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1429280136.A.D6D.html
1F：推 chenming: 我不是做adc的，但我会用1 04/17 23:50
2F：→ chenming: 可以找找看有没有频率合的balun(off chip) 04/17 23:52
3F：推 rogerham: 看很多论文都1...PCB level还有一次得救的机会XD 04/19 00:41