作者sheilaspring (sheilaspring)
看板Electronics
标题[问题] 做LVS时想忽略特定的电晶体
时间Mon Mar 30 19:25:42 2015
各位前辈好
目前在做LVS遇到了一些问题
为了不想要电晶体断开
所以插入了一个电晶体
分别是gate接power/ground
D跟S可以接各种讯号
但在跑LVS会因为这种多插入的电晶体产生错误
所以想请问各位前辈
除了更改netlist之外
有没有其他方法可以忽略这种电晶体呢?
以上 恳请指导 感激万分!!
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.138.152.175
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1427714745.A.AE1.html
1F：→ chienjr: 有LVS专用，遮掉晶体的dummy layer，看制程，名称不一定 03/31 12:43
2F：推 onlykals: 为何不直接改Netlist? 04/02 13:24