作者gecer (gecer)
看板Electronics
标题[问题] DC balance如何增进clock recovery rate
时间Sun Mar 29 23:13:49 2015
如题 例如8b/10b 限制 1 和 0 的数目在2以下 这样可以增进clock recovery rate
解少错误率 小弟不太懂这当中的原理 请版大赐教
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 111.255.28.62
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1427642031.A.4B0.html
1F：推 bxxl: clock recovery基本上都是在抓0<->1的转换, 如果太长一串 03/29 23:32
2F：→ bxxl: 连续的0 or 1,就没有clock的讯息, 会慢慢飘走. 03/29 23:33
不太能理解 data连续 clock不也是可以抓到讯号吗?
3F：推 obov: 在楼上讲的之前还会有baseline wander的问题 03/30 01:48
※ 编辑: gecer (111.255.28.62), 03/30/2015 07:51:02
4F：推 yudofu: clock会有误差，如果有连续1或0就会不能校正clock 03/31 21:54