作者yz31pln89 ()
看板Electronics
标题[问题] common source + common gate
时间Sun Mar 29 13:28:07 2015
一开始设计Common source amp时，
因为题目要求，所以设计到gain差不多-112
之後设计common gate amp,
也是因为题目的要求，gain为10.1左右
但是两个接在一起时(如下图)，
http://ppt.cc/g9mE
用hspice却跑出相当吊诡的情形(如下图)，
http://ppt.cc/yodc
第一列是common gate amp的结果，
第二列是common source amp的结果，
第三列是两个串接在一起(two stage)的结果，
会发现gain急速下降，
因为爬文没有看到类似的问题，
想请问这是正常的吗?
怎麽会这样呢.....
--
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1427606890.A.030.html
※ 编辑: yz31pln89 (140.114.24.202), 03/29/2015 13:37:23
1F：→ CaskY: 负载关系吧 03/29 13:59
2F：→ yz31pln89: 所以这个是对的吗= = 03/29 14:05
3F：推 baoerking: time domain???? 03/30 08:18