作者JFAVA (JFAVA)
看板Electronics
标题Re: [问题] PLL 的VCO锁定波型请益
时间Tue Jan 27 23:23:05 2015
各位前辈好，小弟上次发此篇文的问题已解决
原因如obov大所说，charge pump的开关会漏电以及频宽太大
经过修改後已经可以锁的很漂亮如下图
http://ppt.cc/FgLC
但现在又遇到另一问题,
会出现的原因是我在电路中加入了一 Lock Detector,
此电路是2颗由JK-FF组成的 5bit counter,
分别为ref clk以及由除频器回来的clk作计数,
只要ref counter 一溢位则马上两个counter输出做比较, 相同则锁定
这颗Lock Detector自己独立模拟是没有问题的，
但把它加入整个PLL电路後, VCO的控制电压波型变成了下图所示
http://ppt.cc/cmh1
小弟想请教版上先进们，有可能是哪边出了问题，
烦请指点小弟一下, 非常感谢
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 175.182.24.128
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1422372188.A.E6C.html
1F：推 obov: 你的lock det会去动到pll本身吗? 01/28 12:51
2F：→ JFAVA: 回o大 lock det他输入端就只有接ref & div clk 01/28 13:56
3F：→ JFAVA: 输出则是单纯一个port看lock讯号,没有接回至系统本身 01/28 13:57
4F：→ poib: 图示不大清楚 若第2,3栏分别是up,dn讯号 那PFD有deadzone存 01/28 20:20
5F：→ poib: 在 建议先解决比较好厘清问题 前图锁得漂亮也可能因而是假象 01/28 20:23
6F：→ poib: 另外从後图来看锁定後充电路径似有漏电 无UP却可维持Vtune? 01/28 20:48
7F：→ JFAVA: 回p大 我换了个PFD架构 是否锁定後up,dn都会有一小突波 01/29 14:16
9F：→ poib: 不需换架构 在pfd reset path加上delay即可 上图看起来仍不 01/29 17:25
10F：→ poib: 足 理想状态是锁定後up/dn皆产生同宽pulse 宽度恰足以打开CP 01/29 17:28
11F：→ JFAVA: 好的p大, 谢谢您的建议, 我会继续改进的 01/29 23:46