作者zxc44560 (vlu3)
看板Electronics
标题[问题] EDA Cloud DRC问题
时间Sun Nov 30 19:35:38 2014
如题
现在在画一个Layout
结果卡在DRC (LVS PEX都过)
用T25HVG2
都错在LVISO.R.2 但是看不太懂是错在哪
想请问LVISO.R.2甚麽意思
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 120.118.173.142
※ 文章网址: http://webptt.com/cn.aspx?n=bbs/Electronics/M.1417347340.A.1B7.html
※ 编辑: zxc44560 (120.118.173.142), 11/30/2014 19:42:53
1F：→ ap4318: 打电话去问比较快吧XD 12/05 12:00
2F：→ mn6716: 请去CIC的网站找你的制程的假错表，看是否有假错 12/11 15:55
3F：→ mn6716: 或是看看LVS视窗它都有提示的 12/11 15:56