作者careatall (^^ )
看板Electronics
标题[讨论] 数位逻辑电路设计(求解以及学习方法请教)
时间Thu Nov 6 22:36:06 2014
1.求解
同学丢给我一题，想了两天想不出来
想请教版上的前辈
问题:
现有A,B两个讯号，如何设计产生C
http://i.imgur.com/6m1qbSl.png
2.学习方法请益
静态的逻辑设计我觉得很简单，
真值表写出来，卡诺图逻辑化简；
但碰到动态的就卡关了，
前辈求解的过程，可否分享一下要如何学习这种时序的逻辑设计
谢谢．
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 114.36.3.109
※ 文章网址: http://webptt.com/cn.aspx?n=bbs/Electronics/M.1415284568.A.E2A.html
1F：推 deathcustom: always@ (negedge A & posedge B) C=~C ??? 11/07 00:41
2F：→ careatall: 有实际电路的解法吗? 11/07 01:26
3F：推 CaskY: dff 用Ａ＿ＢＡＲ 当clk 用Ｂ来reset？ 11/07 19:42
4F：推 b9002053: nor F.F. 11/09 23:36
5F：推 s940556: 这个问题要先知道A,B是否为同步讯号才能接着去设计seq lo 11/10 11:08
6F：→ s940556: gic。是只能用comb. logic?没有CLK? 11/10 11:08
7F：推 s940556: 还有建议不要将data直接当clk或async reset ，常常看到 11/10 11:10
8F：→ s940556: 的设计错误很容易发生。 11/10 11:10
9F：推 trashwang: 这好多种方法，latch不是就解决了 11/10 23:02
10F：推 sss22213: 用latch去设计 11/13 16:20
11F：推 yang8696: 可以用一楼的code丢给dc跑看出来是甚麽电路XD 11/18 23:27