作者ccoococo (...)
看板Electronics
标题FPGA 绕线结果可否不加进inout delay
时间Thu Oct 2 16:26:12 2014
我知道这问题可能有点奇怪...
可是目前情况是 不需要烧到板子上 只是要测这module frequency可以跑多少
我只需要测我design内部的timing数据
不需要也不应该考虑还特地把design硬要接到inout pad
这会造成long delay 及绕线结果很差
请问有什麽可行的解决方法吗?
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.113.225.120
※ 文章网址: http://webptt.com/cn.aspx?n=bbs/Electronics/M.1412238375.A.2A3.html
※ 编辑: ccoococo (140.113.225.120), 10/02/2014 16:27:51
1F：推 JE2K: 那就拿synthesis之後的结果就是你要的啦 10/02 16:32
因为我的design有用到BRAM, 只synthesis的话没有算到BRAM内部routing的delay
并且也没有加进logic的routing delay
※ 编辑: ccoococo (140.113.225.120), 10/02/2014 16:37:33
2F：推 a881: 加BRAM一起synthesis 10/03 09:43
3F：→ michael6172: module in and out 加 DFF,就可以合出你要的 10/06 23:10