作者FTICR (FT-ICR)
看板Electronics
标题[问题] IC Design house 给 FAB 的架构?
时间Sun Aug 24 16:56:05 2014
大家好，有个问题想请问一下
一般IC从设计到做出来的步骤大概是： (非此领域相关 有错误请更正)
用硬体描述语言 (Verilog或VHDL) 把想要的功能写出来
↓
转成 Register Transfer Level
↓
再转成 Gate Level
↓
再转成 Circuit (Transistors)
↓
Circuit Layout
↓
把 Layout 做成光罩 制作 Wafer
简单来说就是越来越低阶
(以上每一歩之间可能都有模拟)
想请问的是，Design House (像是 nVidia、Qualcomm) 给 FAB (像是TSMC)
大部分会是哪种层级的架构呢?
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 219.70.191.36
※ 文章网址: http://webptt.com/cn.aspx?n=bbs/Electronics/M.1408870568.A.497.html
1F：推 BuBuChen: Layout (GDS2) 08/24 17:36
2F：推 Baneling: gds吧 layout图层的一种资料格式 08/24 19:59
了解 感谢提供关键字
※ 编辑: FTICR (219.70.191.36), 08/24/2014 21:25:15
3F：推 jfsu: 给layout database (GDSII file format) 08/24 21:36
4F：→ FTICR: 再请问一下 以现在IC的电路复杂度 这种档案应该超级大?? 08/24 22:12
5F：推 jfsu: 约数百Mb。 08/24 23:22
6F：→ ptta: 压缩以後都不止数百MB吧... 08/25 00:49
7F：推 jamtu: RTL模拟会过就直接合成电路跟layout了 08/28 00:35
8F：→ jamtu: EDA tool会帮你做 08/28 00:35