作者JFAVA (JFAVA)
看板Electronics
标题[问题] PLL Vtune 波型请益
时间Thu Aug 21 16:37:54 2014
各位好, 小弟目前在跑PLL模拟
PLL在锁定时Vtune波型还是有些上下抖动
想请教是为何发生? 有哪些做法可以让锁定後的波型更直一些吗?
图一
http://ppt.cc/2ALw
由上而下为Vtune、Fref与Fdiv去做XOR的波型、Fref、Fdiv
图二
http://ppt.cc/zp~6
放大看之後会发现锁定後Fref与Fdiv还是会有一些些小差距
会一下出现一下子没有
图三
http://ppt.cc/nraz 为Vtune的放大图
Phase Margin为62°
KVCO值约为800M/V (1v:6.2GHz ~ 0v:4.55GHz)
锁定频率设定在5GHz
参考频率为40MHz
charge pump current: 1mA
除频器除数为128
还望前辈指点, 谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.117.176.236
※ 文章网址: http://webptt.com/cn.aspx?n=bbs/Electronics/M.1408610287.A.AF8.html
1F：推 hisanick: 是不是 XOR 有很大的 Deadzone? 08/23 22:33
2F：推 jamtu: 再跑久一点然後输出跑DFT看看频谱长怎样? 08/24 01:28
3F：→ jamtu: 另外你这如果是整个transistor model的模拟 08/24 01:28
4F：→ jamtu: 建议你把某些区块换成behavior比较容易除错 08/24 01:29