作者gn00446610 (Tsk)
看板Electronics
标题[请益] 一个FPGA的project设计
时间Sun Aug 3 22:53:21 2014
各位先进大家好，小弟斗胆下了这个标题。
而小弟也想了很久该怎麽问这个问题。
因为小弟没有run过整个这种大project(一整个完整的系统)。
常常被一些前辈问倒，网路上也找了很多资料...但是仍然不得其所..
所以想地想在这里跟各位先进请益一下。
小弟是从资工转电类的，小弟的问题比较像是一个情境:
常常听到前辈们说，要做一个电路前要先在纸上先画出时序图。
我们先假设一个目标或者功能已经定义出来了。
在此我先假设我们的目标是一个controller，而这个controller
需要负责去对外部设备输出讯号去控制。
那麽小弟如果要去画这个controller的时序图，小弟该从什麽地方去考虑
又或者这个controller在某个状态时怎麽去对他描述。
另外就是clock的计算，常听到他们说要算clock那是麽算什麽东西的clock??
假设有一个controller打一个datasheet上所需要的讯号去驱动chip，
接着换打下一个时序上所需要的讯号，简单来说这个controller只有三个状态
START → 不断地打讯号直到资料打完为止 → END
那时序图的部分是划出「不断打讯号」的这个过程中的什麽东西???
input只有data跟clk，输出就是chip所需要的讯号假设A、B、C、D好了。
我已经知道输入跟输出了之後那我该画什麽??
在软体上，我只要先决定input跟output之後就是把一件事情做正确就好。
接下来才会去考虑performance。
可是硬体上却要不断的考虑clock的问题。
小弟不才，真的需要各位先进的指点。
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 220.135.216.213
※ 文章网址: http://webptt.com/cn.aspx?n=bbs/Electronics/M.1407077603.A.88A.html
1F：推 letitgo02:建议先去看一下逻辑设计相关书籍 在去学写verilog 08/03 22:56
2F：→ letitgo02:大project 也不可能每个细节都想清楚 大纲出来 在慢慢修 08/03 22:57
3F：→ gn00446610:l大，有没有推荐的书籍?? 08/03 23:03
4F：推 bxxl:第一,你去找别人之前做的东西的时序图,把它看懂 08/03 23:28
5F：→ bxxl:第二,仿照他的模式,为你的设计写一份 08/03 23:29
6F：→ gn00446610:我是看得懂别人的时序图，但是我在画时序图却不知道 08/04 10:48
7F：→ gn00446610:该考虑什麽..，我现在大概就是卡再仿照的阶段 08/04 10:49
8F：推 Leadgen: 是不是该画State Machine? 08/14 07:59