作者elf326 (桂 ZURA)
看板Electronics
标题[问题] constant gm bias 模拟
时间Sun Jul 27 20:05:53 2014
想请问如何模拟出在无加入start-up时constant gm bias的零电流锁定状态呢?
目前设计好一个简单的constant gm bias (Razavi书上范例)，使用一个step讯号代替VDD
(10ns的rise time)，在无加入start-up时，使用transient模拟观察各分支电流，此时还
是有电流产生，而且超过约VDD/2时，电流与VDD变化呈线性成长至所要的设计值，理当应
该会锁在零电流(k=4，R=6k ohms)，还是我的模拟方法错了才没办法看出零电流锁定状态
?!
请教告位先进了，谢谢!!
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 180.177.8.184
※ 文章网址: http://webptt.com/cn.aspx?n=bbs/Electronics/M.1406462757.A.708.html
1F：推 mos888tw:10ns的vdd rise time根本不合现实啊... 07/27 23:27
2F：推 mos888tw:这种bias ckt有两个回授，正负两组loop 要推导loop gain 07/27 23:45
3F：→ mos888tw:比较常做的就是啓动时给一个够大的电流就好了= = (懒人法 07/27 23:46
4F：→ mos888tw:发现没解答到你的问题，抱歉，纯粹闲聊路过@@ 07/27 23:47
5F：推 pow:零电流跟有电流都是解 你要怎麽保证spice选到第一个解 07/29 09:43
6F：推 owenroy:给initial condition吧 07/30 12:14
7F：推 tung001:.ic 把PMOS Gate设在 VDDA , NMOS Gate设在0 08/05 16:21