作者dog9527 (致命病毒)
看板Electronics
标题[问题] IC测试问题
时间Tue Jun 24 16:48:10 2014
小弟困扰好久了
就是用
CLK上升缘的部分
若D输入是高电位
则输出就为高电位
反之
这简单的逻辑
我阶电路之後虽然有量到OUTPOT但是罗及看起来都跟它给的逻辑不同
我是用逻辑分析仪量的
输入是两台讯号产生器
有没各位大大可以帮帮我!!谢谢
--
posted from android bbs reader on my samsung GT-S6500D
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.123.124.152
※ 文章网址: http://webptt.com/cn.aspx?n=bbs/Electronics/M.1403599694.A.0DD.html
1F：推 beggerchou:是D flip-flop电路吗?是的话你操作怪怪的 06/24 21:08
2F：→ beggerchou:应该先在D输入高电位 CLK上升缘 Q才会输出高电位 06/24 21:09
3F：→ s940556:setup time 也要确认的说 06/30 15:32
4F：推 cpyi:D flip-flop的原理要弄清楚就可以 07/28 04:00
5F：→ cpyi:D输入的要求是在clock拉起来的那一瞬间 07/28 04:00
6F：→ cpyi:之前的Tsetup与之後的Thold你要保证你的D是正确的 07/28 04:01
7F：→ cpyi:这样的条件下 Tcq之後 Q就会变成D的资料 直到下一次更新 07/28 04:02
8F：→ cpyi:这就是D flip-flop的工作模式 看Timing Diagram画一画 更理解 07/28 04:02