作者happy3308 (Johanson)
看板Electronics
标题[问题] VHDL
时间Fri Dec 2 12:35:57 2011
小弟最近在做VHDL想关CODE 假设前端讯号进来经过种种处理之後,
得到的是CLOCK 数, 由於讯号源不稳定，导致CLOCK 数 是不稳定的,
在此假设依序得到的五笔800 1000 1100 1200 1300 CLOCK数量,
请问是否能在VHDL 中 做平均呢?? 希望大家帮忙!!谢谢!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.123.121.166
※ happy3308:转录至看板 comm_and_RF 12/02 12:36