作者ok456 (ooxx)
看板Electronics
标题[问题] 相同的电路 同样的增益 频宽可能变小吗
时间Sun May 29 20:25:59 2011
如题
如果我gain已经达到要求 EX:40dB
此时f3dB是1GHZ
那我有可能维持同样的增益(40dB) 把f3dB调成1MHZ吗?
问题好像有点蠢
因为我是觉得Gain*Bandwidth
在同样电路架构与制程下不是定值吗?
但是好像又有点怪怪的
麻烦各位解答了
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.113.89.246
※ 编辑: ok456 来自: 140.113.89.246 (05/29 20:27)
1F：推 kameng:加一个compensation capacitor, 或者改变Bias condition 05/29 21:27
2F：→ kameng:都可以减频宽 05/29 21:27
3F：→ ok456:请问为何改bias condition可以减少频宽呢? 05/29 21:46
4F：→ ok456:减少频宽因而得到的好处是? 谢谢 05/29 21:47
5F：→ kameng:假设你的gm不变,电流变小,那W/L就会增加,制程的L不变的话 05/29 22:14
6F：→ kameng:相对的Cgs & Cgd都会增大,从而令BW减少 05/29 22:15
7F：→ kameng:第二个问题: 可以减少noise 以及和stability相关的考量 05/29 22:17
8F：→ ok456:k大是不是指电流变"大" W变大呢? 05/29 22:22
9F：→ ok456:Id不是正比於W/L吗? 05/29 22:23
10F：→ ok456:可是gm是正比於Id耶 05/29 22:23
11F：推 kameng:不是,,相同的gm下,如果要令电流变小, 就要增加W 依你的要求 05/29 22:24
12F：→ kameng:要令gain 不变, 就要固定gm,所以要令电流变小,W变大,从而 05/29 22:25
13F：→ kameng:使Cgs&Cgd增加来减少频宽 05/29 22:26
14F：→ ok456:喔喔 我大概了解 非常感谢 05/29 22:27
15F：→ ok456:不过我的design是active load 所以W变Gain还是会变＠＠ 05/29 22:28
16F：→ ok456:应该说I或W变 05/29 22:30
17F：→ kameng:用手大概算一下再放到spice模拟吧 之前我也被这些折腾过XD 05/29 22:33
18F：→ ok456:QQ 多谢K大了 05/29 22:40
19F：推 Williamette:one-pole system gain-bandwidth product才是定值 05/30 22:48
20F：推 jamtu:你这是哪一个制程，在1GHz的时候是40dB...... 05/31 01:43
21F：→ jamtu:把pole往前推就是挂电容而已 05/31 01:44
22F：→ jamtu:然後我不懂为什麽要限定40dB的gain 05/31 01:47
23F：→ jamtu:gain是一个target，没有人士刚好做在40dB 05/31 01:47
24F：→ jamtu:如果一个放大器open-loop就可以很准是40dB 05/31 01:48
25F：→ jamtu:也不用接成closed-loop，也不需要仪表放大器的存在了 05/31 01:48
26F：→ jamtu:所以希望把pole往前推，就是把电容(尺寸)加大，或是挂电容 05/31 01:48
27F：→ ok456:不好意思 我只是举例而已 不是说真的1GHZ 40dB 06/01 10:28
28F：→ ok456:感谢J大 06/01 10:28
29F：→ ok456:至於增益 是作业有要求一个值 QQ 06/01 10:28
※ 编辑: ok456 来自: 140.113.89.246 (06/01 10:29)