作者robertshih (施抄)
看板Electronics
标题[问题] 请问verilog语法
时间Sat May 28 15:23:09 2011
assign a =
|(b & c);
请问一下这个黄色的bitwise or在这边的意义是什麽
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.91.122
1F：推 lion21:bit or 05/28 15:26
2F：→ robertshih:那可以请问a=f(b, c)的boolean exp大概像什麽样子? 05/28 15:26
3F：→ robertshih:或是问说这个黄色的or是谁跟(b&c)作or? 05/28 15:27
4F：推 lion21:我也不知道 我看错了 抱歉 05/28 15:28
5F：→ robertshih:好像是(b&c)全部bit都or起来的意思... 05/28 15:31
6F：推 rlpolo123:那是unary operator,是将後面(b&c)每一位元去做or 05/28 23:03
7F：→ rlpolo123:也就是说当(b&c)='h0, 则a=1'b0; 否则的话, a=1'b1 05/28 23:07
8F：推 Pash77:a = (b & c) != 0 05/29 00:19