作者jfsu (水精灵)
看板Electronics
标题Re: [问题] 半导体工程
时间Wed Mar 16 14:46:35 2011
※ 引述《gauss760220 (章鱼)》之铭言:
: 1.请说明积体电路(IC)制程中"60奈米"制程代表何种意义?是指何种元件之那一部份
: 之尺寸?
: [想法]:意义我不太知道(请高手指点) 但後者应该是指"MOS"的"channel length"吧?
我们常说的90/65/45/32奈米制程,这些指的是制程世代/节点
(technology generation/node。)
a.对逻辑产品而言,指的是电路布局上MOS的闸极宽度(gate length)
b.对DRAM产品而言,指的是二分之一的pitch (spacing + width)
c.对Flash产品而言,指的是相邻两个浮动闸极(floating gate)的距离
一般而言,比较倾向是a的说法。其他可以知道,但请记得记忆体与逻辑产品还是有
不同的地方。
: 2.於室温时,一个理想二极体有一短路电流3安培,开路电压0.6伏特:
: (一)计算并绘出以电压为函数之输出功率图
: (二)计算填满因子(Fill Factor)
: [想法]:第一小题不会 但第二小题的FF=Pmax/IscVoc 没有Pmax要如何求FF?
靠!这题我居然不会....T_T....是solar cell相关的东西吗?
: 3.请写出载子迁移率(mobility)和载子平均移动速度的关系式,并解释为什麽电场很强时
: ,载子迁移率会降低
: [想法]:第一小题应该是v=uE(u表示迁移率) 第二小题如果解释为电场很强时 载子受到
: 晶格碰撞的机会会提高 所以迁移率会下降 不知是否有误?
: 请高手给予指教 谢谢
→ →
ν = μx E,其中ν与E都是向量。
你的说法应该是温度升高,晶格中的原子碰撞会更明显,所以μ会降低。
这并非是正确答案。
首先我们先看看下面电场与移动速度的图。
ν
│ D
│ __C___/
│ ╱
│ / B
│╱ A
└──────────E
在区域A,载子的平均移动速度与电场E是线性关系。
在区域B(有点弧度,但我画不出来)部份电场激发晶体内的光声子(optical phonon)
而损失电场能量,因此速度有减缓的趋势。
在区域C,电场持续增加,几乎所有的能量都在激发光声子,这会导致迁移率的下降以至
漂移速度的饱和;
在区域D,能量足够高的载子甚至会引起所谓转移电子效应(transferred electron
effect)与各种类型的碰撞电离,如半导体中的雪崩崩溃(avalanche breakdown)
附上教科书上的IEEE论文出处:
Reference:
"Carrier mobilities in silicon empirically related to doping and field"
Caughey, D.M.; Thomas, R.E.; Proceedings of the IEEE Volume: 55
On page(s): 2192 - 2193
--
在台湾,何谓R&D工程师?
1.Reverse and Decap :IC反相工程,去胶,打开封装,拍照,复制电路布局。
2.Resign and Die :没死的就操到辞职,没辞职的就操到死。
3.Rework and Debug :计画永远跟不上变化,变化永远跟不上老板的一句话!
4.Relax and Delay :太过於轻松(Relax),那麽就会Random Death (随时阵亡)
但是外派到大陆的台湾郎,晚上是R (鸭)陪客户,白天是D (猪)任人宰割!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 203.66.222.12
1F:推 trueclamp:第二题是solar cell,可参考小Sze的p.320~322 03/17 01:10
2F:→ trueclamp:图就像Fig.38一样,落在第四象限的特性曲线图 03/17 01:12
3F:→ trueclamp:另外Vm可用公式41a叠代求解,再带入41b解Im 03/17 01:13
4F:→ trueclamp:最後由公式44解出FF 03/17 01:14