作者agan (agan)
看板Electronics
标题[问题] VLSI问题
时间Thu Feb 24 19:02:46 2011
题目是
A 3-input majority gate returns a true output if at least two of the inputs are
true. A minority gate is its complement. Design a 3-input CMOS minority gate using a
single stage of logic.
想请问 为什麽解答是这样
http://tinyurl.com/4bz6vr3
上下拉电路不是应该相反吗?
为什麽解答不是这样?
谢谢大家
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.121.136.111
1F：→ uxijgil:因为(AB+BC+AC)'=(A'B'+B'C'+A'C') --- De Morgan's Law 02/24 20:08
2F：→ uxijgil:换句话说 如果直接上下相反会得到 (A'+B')*(C'+A'B') 02/24 20:10
3F：→ uxijgil:这个Boolean Function跟 A'B'+ C'(A'+B')是等义的 02/24 20:11
4F：→ uxijgil:结论就是 你把直接上下相反的电路 整理一下就会得到解答了 02/24 20:12