作者chrispherd (小树)
看板Electronics
标题[问题] Processing Latency
时间Wed Feb 16 01:50:08 2011
Cell 1 Cell 2
________________ _________________
| | | |
(4 Clock Cycles) | | C | |
A -------->|(10 Clock Cyles)|---->|(10 Clock Cycles)|
| | | |
|________________| |_________________|
| |
\|/ \|/
B D
关於Processing Latency计算的问题一值让小弟很疑惑。问题是这样的,在一个System中
,Data A每经过4 clock cycles输入这个系统中,在Cell 1 必须经过10 clock cycles才
才能将Data C处理好输出B。同理,Cell 2 必须经过10 clock cycles才能将Data C处理
好输出D。换句话说,我真正从输入资料A到完成这笔资料的处理,总共用了20 clock ---
cycles。不过因为Pipeline的设计我们可以每经过4 clock cycles就输入输出一笔新资料
,也就是每经过4 clock cycles , A.B.D 都会更新一次。
然而关於这个系统Latency的计算,究竟是4 clock cyles,或是20? (甚至是10?)
会问这个问题的原因主要是因为我在不同的Paper中,他们对於Latency的计算都不相同,
然而他们却直接拿对方的结果来做比较。希望各位前辈能为我解惑,感激不尽!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 125.225.16.11