作者jsp0520 (Enzo)
看板Electronics
标题Re: [问题] 90制成设计OP
时间Sat Oct 16 21:25:28 2010
原文恕删
刚好有些时间 简单的跟各位分享自己的设计经验
0.4V的原因是老板要求的拉 (threshold ~ 485 mV)
他想知道这样极低的电压到底能不能实现放大器
所以我也试了很多架构 ex, two-stage, folded, P gray 的 class A/B,
跟一些从基本架构变型的OP
发现大都无法有较好的 DC gain 或 GBW performance 又耗 power
所以就乾脆用 tri-state inverter 去兜OP
上下两颗当input device 中间做biasing
其实原里很简单
大家都知道当MOS操作在 weak inversion (subthreshold)时
其行为就像是BJT (可以参考 Vittoz 或 Enz 的paper)
等效的 Vce,sat 约等於 aUT 其中a为倍数 (~3到5) UT是热电压 ~25.8 mV at 300K
那我是根据 noise 的考量设计在3倍左右(~77 mV)
所以 dynamic range 大约还剩 400mV-4*77mV ~ 100mV
op gain 大约是56dB GBW=200KHz @ Cload=2pF
因为我是做 delta sigma modulator 只要控制输出在这之间就可以了
想说够用就好 = =+
整个OP是用6颗 inverter 去兜的 (differential, 应该算OTA拉)
当然其他的参数 如 PSRR, CMRR, ICMR, output swing v.s gain 等也有做一些模拟
其中差比较多的是 ICMR
比例来说没有一般架构的OP来的广 (毕竟是 inverter)
但仍然比只用一颗 inverter 宽大约6倍多
其他都在合理的范围之内
不过令我惊讶的是 post sim 跟 pre sim gain几乎没变
GBW差最大的 corner 也才约2Hz
以上就是我的一些小小心得
欢迎大家一起讨论 不吝赐教
谢谢大家
等等要去 Luxy 喔耶
--
我想要什麽
是有你的风景
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 118.168.177.248
※ 编辑: jsp0520 来自: 118.168.177.248 (10/16 21:27)
※ 编辑: jsp0520 来自: 118.168.177.248 (10/16 21:31)
※ 编辑: jsp0520 来自: 118.168.177.248 (10/16 21:33)
※ 编辑: jsp0520 来自: 118.168.177.248 (10/16 21:35)
1F：推 transntu:感谢分享~ 10/16 21:53
2F：推 bb7:low voltage制成我蛮推荐Baker那本书,因为它里面是用65nm 10/16 22:00
3F：→ bb7:蛮适合做为参考设计的一本书 10/16 22:00
4F：推 oorr:请问有silicon data可以参考吗? 真实结果? 10/16 22:21
5F：→ jsp0520:十一月底才要 tape out 耶 量到再跟你们说 10/16 22:40
6F：推 mos888tw:请问~有没有电路图可以分享?@@ 或简化的也可以...感谢 10/16 23:09
7F：推 obov:我n年前曾经听教授说subthreshold model准度颇有疑问 10/17 09:03
8F：推 obov:不过现在不知道怎样惹 10/17 09:05
9F：→ jerk:BSIM据说是在subthreshold不准，要用EKV 10/17 10:33
10F：→ jsp0520:我是用 nauta 的架构 10/18 11:53
11F：推 horsemelon:所以vin+跟vin- 分别是PMOS跟NMOS的gate吗?? 10/18 23:22
12F：→ horsemelon:如果是的话 这样的架构很难说是differential吧 10/18 23:23
13F：→ horsemelon:不过满好奇原PO量起来如何......可以分享一下吗~~ 10/18 23:24