作者JACKIEYOUNG (希希)
看板Electronics
标题[问题] 关於CDR的电路
时间Wed Jul 7 00:00:05 2010
请教一下各位高手 因为最近project的需要 要开始做CDR
小弟查了许多资料~~ 只能说海里捞针的感觉 @@ 我没有做过相关电路的经验
所以看了很多paper总觉得没有几篇兜得起来 我想是架构很多的关系~~
可以请有经验的前辈指导一下吗 我需要将个1Gp/s的串列信号解出clock出来
没有clock reference的架构
我看了一些东西 可是只看得懂PLL based的架构
其他我也有看到DLL的 可是我不知道这其中有什麽差异 该用那一种
因为速度不快 我目前想要full rate的架构然後搭配hogge的相位侦测器
然後会有数位的锁频器 可是我也不太清楚要怎麽在loop filter上动手脚
可以同时控制锁相跟锁频又不会打架 VCO的话是打算采用LC架构
可以请高手指导一下吗 我有没有想错的东西或是用错架构
或者那篇论文或paper可以参考 有比较详细的参数设定 经典可实现的做法
任何有帮助的讯息都感谢您 谢谢了
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 111.251.213.24
1F：推 liuintel:小弟我现在生硕2~毕业论文就是做CDR@@ 07/08 01:50