作者evoker1984 (我思˙故我在)
看板Electronics
标题[问题] 有关verilog
时间Thu Jun 10 19:39:25 2010
我想要可以产生不同宽度和不同数目的wire(内部使用)
不知道要怎麽写 想请大家帮帮忙
目前构想:
genvar w;
generate
for(w=2;w<=4;w=w+1) begin : inner_wire
wire [2**w:1] ww [w:1];
end endgenerate
希望可以产生
2个4bit wire
3个8bit wire
4个16bit wire
这样应该是错的 不知道该怎麽写
还是wire不能这样用? 谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.118.121.139