作者brandon0314 (无奈)
站内Electronics
标题[问题] 关於cell-based使用RAM (ra1sh)的疑问?!
时间Wed Jun 9 01:18:05 2010
之前听人家说使用cell-based的RAM要注意它的输出会有latency
可是我刚刚随便产生一个来做function验证
而在用simvision看波形的时候得到的却是...
每当送读取信号给特定的地址做读取动作,结果会在同一个周期内得到输出结果?!
而不是人家说的会慢一个clk周期.....
我想请问这是甚麽原因呢??
我自己的印象中使用Altera的RAM来做function模拟也是有这情形~~
但是如果是做有考虑timing的後模拟就会真的慢一个clk....
另外Xilinx的RAM在function模拟时好像就会慢一个clk才输出读取的资料(有点忘了 = =")
所以想请问一下各位
对cell-based的RAM来说,它所读取的资料是不是真的慢一个周期输出?(下一个正缘输出)
如果是这样的话,那麽function模拟跟到时的後模拟不就不一样....
而这样的问题....想请问有经验的各位是怎样处理的?
谢谢了!!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.230.52.36
1F：推 zxvc:Quartus II也有支援RAM I/O加registers的设定。 06/09 17:12
2F：→ brandon0314:不过在I/O加reg这样不就变两个latency? 06/09 22:01
3F：→ brandon0314:还是说在function模拟时加上去当後模拟在拿掉? 06/09 22:02
4F：→ brandon0314:那cell-based时的做法呢?....有人可以分享一下吗? 06/09 22:03
5F：推 zxvc:Quartus II可以registers只加inputs或只加outputs，我印像去 06/10 10:35
6F：→ zxvc:它的Mega-wizard的memory compiler找找。 06/10 10:35