作者DWAH (DWAH)
看板Electronics
标题[问题]想请教各位前辈一个模拟bias ckt的问题~感恩!
时间Sat Apr 24 13:15:39 2010
电路位置:
http://imgur.com/jLUqa.png
如图是一个简单的产生电流的电路,小弟想模拟PVT变异对IB1的影响
在这里小弟有个疑问,想请教各位前辈我该如何模拟呢??
如果照图来模拟,因为M2上方为OPEN,那怎麽会有电流IB1呢!
如果不可以OPEN,那我又该在M2上方加什麽LAODING让之形成路迳呢??
(因为加不同的LOADING应该会影响到MIRROR出来的电流效能吧?!)
还是说所谓模拟这个BIAS CKT的IB,是模拟M1的CURRENT??而M2只是画好玩的??
但是MIRROR出去的电流会受LOADING影响吧??那我又该如何决定与模拟??
感谢各位前辈了!?
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 114.38.52.5
1F：推 jamtu:当然会受到loading的影响罗，给个电阻接到VDD就可以了 04/24 14:06
2F：推 jamtu:而且这个电阻越小越好，才不会受到ro的影响，也不会让M2 04/24 14:07
3F：推 jamtu:triode 04/24 14:07
4F：推 jamtu:其实你一般来看M2上面接下来会接两个NMOS形成差动对 04/24 14:08
5F：推 jamtu:阻抗是1/gm，满足要求~~~ 04/24 14:08
6F：推 jamtu:我这样讲也不完全对啦，还要看你到底确切的问题是什麽... 04/24 14:10
7F：推 pdaer:看你的重点摆在哪 M2要避免CLM的话 就改接成cascode吧.. 04/24 14:16
8F：→ DWAH:恩!感谢J大与P大!因为我是要模拟好几种BIASCKT对PVT的变化， 04/24 14:22
9F：→ DWAH:所以我才想说CLM应该会影响吧!因为有一些是CASCODE结构的! 04/24 14:24
10F：→ DWAH:但是拉出来看IB的MOS(像此图的M2)都只有单颗，所以我想说是要 04/24 14:25
11F：→ DWAH:加LOADING，还是直接比产生的电流就好(如此图M1的CURRRNT) 04/24 14:26
12F：→ DWAH:所以J大的意思是每一种CKT都用同样的LOADING来模拟就好? 04/24 14:27
13F：→ DWAH:还有一个问题~不同的BIASCKT，产生的COMMON-MODE大小不同 04/24 14:29
14F：→ DWAH:那都加相同LOADING公平吗??所以我才想说所谓BIAS CKT的模拟 04/24 14:30
15F：→ DWAH:只是模拟产生CONST. GM(如M1的电流)那一块的电流，而图中画的 04/24 14:32
16F：推 pdaer:依照J大的说法加的电阻太小你的M2 VDS还是需要承受较大的CLM 04/24 14:32
17F：→ DWAH:拉出来M2的IB只是一个可以MIRROR的示意图，并非要模拟它对PVT 04/24 14:32
18F：→ pdaer:如果care这部分的效应，先加大length看看lamda大概会多大 04/24 14:32
19F：→ DWAH:的变异 04/24 14:32
20F：推 jamtu:lambda越小就越准，Vo也不能太大，我刚刚的说法是有误的~ 04/24 15:06
21F：推 jamtu:应该从大信号的观点来看，不是小信号电阻m(_ _)m 04/24 15:07
22F：推 jamtu:你可以在output加一个固定的电压源来验证这件事情 刚刚好 04/24 15:07
23F：→ DWAH:恩!感谢J大~!! 04/24 16:18