作者psw (ICK)
看板Electronics
标题[问题] 改成随机输入时为什麽没输出值?
时间Mon Apr 5 17:24:25 2010
各位先进大大好,
跟各位请教个问题..
原本1是a,b,x是我自定的输入值,这样可以正确的输出值,
2改成随机输入a,b,x时郤没有输出值,问题在哪? = =
第一个解决问题者,小弟给你P币二百(因为没什麽可以给的 = =)
BestRegards
^^
以下的codecsh 1和2
---
1.
module modtest(
input [4:0] x,
input [4:0] a,b,
input clock,
output [12:0] m
);
reg [12:0] x_1;
always@(posedge clock)
begin
a=8;
b=4;
x=7;
x_1=512-((1024*((x-a)))/b);
end
assign m=x_1;
endmodule
---
2.
module modtest(
input [4:0] x,
input [4:0] a,b,
input clock,
output [12:0] m
);
reg [12:0] x_1;
always@(posedge clock)
begin
x_1=512-((1024*((x-a)))/b);
end
assign m=x_1;
endmodule
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.116.216.71
※ 编辑: psw 来自: 140.116.216.71 (04/05 17:25)
※ 编辑: psw 来自: 140.116.216.71 (04/05 17:27)
※ 编辑: psw 来自: 140.116.216.71 (04/05 17:34)
1F：推 luckyBF:先把verilog的精神找到~再来探讨为什麽你会写出软体的程式 04/05 17:38
2F：→ luckyBF:我不觉得这种想法可以正常使用XD~ 04/05 17:39
3F：推 luckyBF:而1之所以做得出来~应该是因为直接算出来~不是硬体做的 04/05 17:42
谢谢大大你回我..
verilog的精神就是使用硬体去运算..但我不觉得2有什麽不对..小弟功力太差了.XD
※ 编辑: psw 来自: 140.116.216.71 (04/05 17:44)
4F：推 luckyBF:我不知道其他人是怎样想~但对我而言!!!verilog最重要的~ 04/05 17:46
5F：→ luckyBF:用语言描述硬体架构!!!而不是单纯的软体或C语言或程式~ 04/05 17:47
6F：→ luckyBF:在做模拟时~您可以很软体的想法去写程式测试~ 04/05 17:47
7F：→ luckyBF:但在做硬体时~你这样写!!!除非这个合成器有支援~不然很难 04/05 17:48
我知道我有用"/",这是无法合成出来的,但我接下来会写一个除法器..
现在我只是先试看看我的验算法有没有错误..
※ 编辑: psw 来自: 140.116.216.71 (04/05 17:49)
8F：→ luckyBF:不过只是小弟浅见啦~~版上有更多强者!!可以等他们解答~ 04/05 17:48
※ 编辑: psw 来自: 140.116.216.71 (04/05 17:50)
9F：推 luckyBF:那就先不要用除的~用左移就好!!左移1bit是除2~ 04/05 17:52
10F：→ luckyBF:先用除2、除4、除8、除16去验算看看~乘法也是~ 04/05 17:53
11F：→ luckyBF:乘1024就左移10bit (除是右移，上面打错XD)~~~ 04/05 17:54
12F：→ luckyBF:不然直接在(x-a)後，加十个0在後面~应该也行吧XD~~ 04/05 17:54
13F：推 zxvc:请问你例子2的testbench在哪里？ 04/05 23:24
没有testbench耶..XD
我是在altera自动产生的input
※ 编辑: psw 来自: 140.116.216.71 (04/06 00:15)
14F：→ chingth:那你可能需要一个reset信号... 04/06 00:23
15F：→ chingth:或检查一下你的clock.. 04/06 00:28
16F：→ ineedhope:能有电路架构出来 比较好做阿@_@ 04/06 21:40
17F：→ sasako:很好奇 假如b=0的时候 答案是多少？ 04/08 00:10
18F：→ sasako:假如random给值 会不会超过设定的bit数？ 04/08 00:11