作者Ydrean (嘿嘿~~)
看板Electronics
标题[问题] Quartus II上跑testbench
时间Fri Apr 2 10:43:35 2010
大家好，
小弟做了一个design (in Verilog) 想在"刚接触不久的"Quartus II上验证
写了testbench之後要跑模拟 遇到两个问题
1. Quartus无法认得verilog语法中的delay(#)?
2. Quartus是否只能从top module灌讯号进去?
因而在testbench要用initial给值没办法完成
此两个问题跟Quartus都跟有没有办法做 Verilog behavior simulation有关系
所以想请问各位贤拜
Quartus有没有办法只做verilog behavior simulation?
有的话在软体上该怎麽操作?
谢谢~
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 220.128.252.130
※ 编辑: Ydrean 来自: 220.128.252.130 (04/02 10:44)
1F：推 rlpolo123:Quartus没办法直接支援tb, 你可能要找一下modelsim 04/02 10:57
2F：→ rlpolo123:如果你的patten不多又懒的话可以用它提供的waveform模拟 04/02 10:58
3F：推 robertshih:建议你用modelSim 有些东西其实是simulator的directive 04/02 15:40
4F：→ robertshih:而不是语言的一部分 04/02 15:40