作者zxvc (执着)
看板Electronics
标题[问题] IC Compiler APR後作LVS的问题
时间Wed Jan 27 22:53:56 2010
我使用的APR tool是IC Compiler (ICC)，
cell library: CIC/TSMC 0.18um CBDK ARM v3.1。
lay完後，作LVS时发生不match的情形。
问题出在有些inputs直接接到constants (1 or 0)的gates。
ICC write_verilog後的post-layout netlist可以看到inputs接到constants情形，
用v2lvs转出来的SPICE netlist，那些constants都会接到VDD或VSS。
但问题是不知为何ICC stream out的GDS，再经由Calibre转出的SPICE netlist，
那些constants没有接到VDD、VSS！导致比对错误。
我有试着去layout找那些有问题的gates，结果发现它们接到constants的pins根
本就没有接到VDD、VSS的routes。我也试过重跑绕线(auto route)、
verify route，但那些pins就是没有绕到VDD、VSS。
但router也没说它是open nets、有violations问题！？
请问是我哪个步骤出了问题？
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.115.221.79
1F：→ zxvc:注：除了constant inputs会有问题。cells的power/ground连接 01/27 22:59
2F：→ zxvc:到VDD、VSS的部分，在LVS没有问题。 01/27 23:00
3F：→ zxvc:我把VDD、VSS的labels打在某两条power rings上。那两圈rings 01/27 23:01
4F：→ zxvc:确实也有接到其它VDD、VSS nets，所以应该不是label没打好的 01/27 23:02
5F：→ zxvc:问题。 01/27 23:02
※ 编辑: zxvc 来自: 140.115.221.79 (01/27 23:03)
6F：→ zxvc:注二：那些有问题的pins，也没有接到任何tie high/low cells 01/27 23:04
7F：→ zxvc:。就算是这问题，我也不知如何加tie high/low cells。 01/27 23:06
8F：→ zxvc:ICC的GUI好像没看到这选项。 01/27 23:06
9F：→ zxvc:解决了。问题出在这个指令：derive_pg_connection 01/28 10:26
10F：→ zxvc:不知道为何同时指定power_pin/ground_pin跟tie选项会导致tie 01/28 10:30
11F：→ zxvc:net不会连到PG net。所以derive_pg_connection使用tie後，再 01/28 10:31
12F：→ zxvc:重新route就ok了。 01/28 10:33
13F：→ zxvc:不过後来去问CIC，他们建议使用tie cells。 01/28 10:34
14F：→ zxvc:经过这次经验，我才知道APR为什麽也要作LVS。 01/28 10:36
15F：→ zxvc:如果我不作LVS，只作post sim过了。GDS拿去下线也是做假的。 01/28 10:38
16F：推 i4undying:感谢分享 04/14 11:53