作者ksmrt0123 (ksmrt)
看板Electronics
标题Re: [问题] 一些verilog的问题...
时间Wed Dec 30 20:13:40 2009
建议可以安装Altera Quartus 2,
学校应该有正式版,
不然去网站download免费的web edition也行.
Quartus 2有个功能叫 RTL viewer,
你把code放进去compile好後,
可以用RTL viewer看到 register level的电路图,
对初学时建立 code <-> circuit 对应的应该有帮助.
在选单选 Tools->Netlist Viewers->RTL Viewer
即可开启此功能
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 219.68.71.218