作者cpt (Obstacle 1)
看板Electronics
标题[请益] 关於 flip-chip packaging
时间Fri Dec 18 22:42:32 2009
版上有大大玩过 flip-chip 封装吗?
就是在 pad 上放 bump, 加热後直接黏合在板子上
这对我来说是很陌生的技术
查了一些资料, 目前有两个比较大的问题:
1. flip-chip 的 bump connection, repeatability 好吗?
也就是说, 寄生效应的变动可以控制到多小?
对於10GHz以上的应用来讲
用电感把 bump capacitance 共振掉是可行的吗?
2. 热膨胀的问题:
Si 和板子 (alumina) 的热膨胀系数不同
bump connection 受力之下可能会断裂
但不知道这算是 long-term reliability 的问题?
还是可能一个 heat cycle 就马上出包?
IBM 的制成好像会在接合面填入树脂来分担受力
这个技术够成熟吗? (因为我只有在论文里看到..)
学术论文之中的确有不少相关讨论
如果有实务上的经验分享我会很感谢 :)
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 67.171.96.227
1F：推 pow:我觉得目前应该有很成熟的技术 IBM和Intel应该都会做 12/18 22:56
2F：→ pow:但是他们都不告诉你 他们是怎麽做的 12/18 22:56
3F：→ pow:问题1的话 我认为变动应该和其他跟package制成相关的技术一样 12/18 22:57
4F：→ pow:也就是说以30%计算 但是那个bump能有多少电容啊？ 12/18 22:57
5F：→ pow:问题2. 应该是long-term reliability的问题 12/18 22:58
6F：→ pow:我想使用underfill应该是共识 而且我认为IBM和intel故意不讲 12/18 22:59
7F：→ pow:我相信如果是给他们代工的话应该underfill技术非常成熟 12/18 23:00
8F：→ pow:我记得IBM叫C4 bump 而Intel叫另一个名字 差别在bump在哪一边 12/18 23:00
9F：→ pow:另外 如果你的chip不大 例如小於1cm 那应该不太需要考虑CTE 12/18 23:02
10F：→ pow:这个是可以算出来的 12/18 23:03
11F：→ pow:wiki查 Coefficient of thermal expansion 12/18 23:03
12F：→ cpt:Muchas gracias! Very useful... 12/19 23:51