作者deathcustom (阿耨多罗三藐三菩提)
看板Electronics
标题Re: [请益] 关於电路模拟如何正确调整电晶体的尺寸 …
时间Fri Nov 27 01:40:31 2009
※ 引述《problemptt (cool)》之铭言：
: 请问一下做电路设计模拟时如何调整正确电晶体的W/L比??
: 完全没有方向感不知该如何从哪个方向下手比较好??
: 有无限多的数值 想找出大概的值如何?该怎麽找?要不然真的有点大海捞针??
: 是用电晶体电流公式代吗?但要自己设计的话公式中似乎好像有很多变数?
: Cox各制程技术好像都不一样，这个要如何决定?迁移率电子1350 电洞480?
: 有问学长但得到的答案都是感觉或者抓趋势，真的没有说有很明确的方法去调整
: 正确电晶体的W/L比吗?
: 有人有经验可以分享吗?? 学不会真的不知道要怎麽继续念下去了?
: 谢谢
以LAYOUT为最终导向
拿到一份新的制程的时候
先打开laker/virtuoso画一次DRC会过的layout
然後记住最小的W, L, grid
甚或龟毛一点的时候
为了方便拉VIA，把每个CT、VIA的位置都固定住
然後此时的L（R、MIMC的）可能也就被固定了
回头
开始摸索你的presim
要记住你刚刚的那些W, L, grid的规范唷
用Multile, Finger去取代直接给大W的状况
至於L这个ISSUE
恩～经验经验o.o
--
为什麽那边那个人那麽伤心呢? ││││││
因为他是北部人啊，吃的比我们还毒哩! 2.5ppm ˍ︵ │││ 还好我们
0.5ppm
◥ ◥ 2ppm ╱ ╱▏ ││ 不用吃…
◤ ◥ ◤ ◥ │￣▏ ˍ 0ppm
| | | ╱ ╱ ﹨
◥◢ ￣ （||） ω ╯ ㄦ
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 122.116.95.114
1F：推 ginnyisme:请问RF layout也可适用吗？ 可以麻烦版大分享一下layout 11/27 02:47
2F：→ ginnyisme:经验吗？都是先由layout来确定L,W的规范吗？ 11/27 02:48
3F：推 pdaer:补充:L千万别傻傻地取最小..process variation会很大=.= 11/27 11:12
4F：推 pdaer:版主指用layout来确认是为了用DRC来清楚知道design rule 11/27 11:14
5F：→ pdaer:因为只要画错..DRC就会告诉你应该怎麽画了呀XD 照着修正就好 11/27 11:14
6F：→ deathcustom:L取小的话，你就要用很多个multiple 然後来作CC以期 11/27 11:25
7F：→ deathcustom:能稍微改善 11/27 11:26
8F：→ deathcustom:一般在OP比较考量这件事，LC osc本身没什麽Vocm的考量 11/27 11:26
9F：→ deathcustom:就比较没差(你去看你的系统，会考量到input ref bias 11/27 11:27
10F：→ deathcustom:的就是尽量不要取最小...... 11/27 11:27