作者jfsu (水精灵)
看板Electronics
标题Re: [问题] ESD电路
时间Fri Nov 20 13:58:44 2009
※ 引述《BlueFeel (蓝色感觉)》之铭言:
: ESD电路都会有一个二极体接到VDD,一个接到GND
: 但是有时候看到接VDD那颗,有人空接
: 不晓得空接有什麽坏处?
: 我知道接去VDD就是高於VDD+0.7 就会导掉...
: 但有时候IC的VDD没接,电流反而会从那个PIN通过二极体顺偏而让IC WORK
: 这样不是容易让IC PIN坏掉吗?
: 二极体不接到VDD, 就不会有这问题,但.......坏处是?
VDD Power Bus Rvdd
VDD PAD
────────────┬───﹏﹏────┐
│ │
┌─┴──┐ │
│Internal│ │
Input PAD ─┬──────┤Circuit │ ┌─┴──┐
│ │ │ │
ESD │
┌─┴──┐ │ │ │
Protect2│
│
ESD │ │ │ └─┬──┘
│
Protect1│ └─┬──┘ │
└─┬──┘ │ │
VSS PAD
───┴────────┴───﹏﹏────┘
VSS Power Bus Rvss
关於你的问题,我还是画个图来解释好了。
其实,在一些前人所设计的ESD防护电路中,ESD防护电路只加在Input pad与VSS之间,
如上图所示的
ESD Protect1;而Input pad到VDD之间是没有加ESD防护电路。
在说明之前,先略述一下静电放电测试组合(HBM与MM)中,可分为
PS mode:VSS脚接地,正的ESD电压加在该I/O 脚对VSS脚放电,VDD与其他脚皆浮接。
NS mode:VSS脚接地,负的ESD电压加在该I/O 脚对VSS脚放电,VDD与其他脚皆浮接。
PD mode:VDD脚接地,正的ESD电压加在该I/O 脚对VDD脚放电,VSS与其他脚皆浮接。
ND mode:VDD脚接地,负的ESD电压加在该I/O 脚对VDD脚放电,VDD与其他脚浮接。
以上得针对I/O to I/O,或是VDD to VSS或是Analog Pin。
好,回到原po的情况,单就考虑ND mode。
当ND mode的ESD发生时,负ESD电压会先经由
ESD Protect1跑到VSS电源线上
(VSS Power Bus),并流向VDD与VSS之间的
ESD protect2,再回到VDD电源线上
(VDD Power Bus),最後由VDD pad流出此IC。
也就是说,ND mode的静电放电方式就是藉由
Input到VSS→
ESD Protect1→
ESD Protect2→VDD,来导掉(bypass)ESD电流。
之所以会有这样的电路是在於,有些天兵RD在copy别人的电路时,只抄了
ESD Protect1
却忘了补上
ESD Protect2。这样一来,在ND mode下,此IC的内部电路(Internal circuit)
很容易先被ESD放电电流所损坏,而
ESD Protect1确毫发未伤,换句话说,你做了个
损敌三百,自伤一千的电路,而且,这种内部电路损伤必须经由IC功能测试
分析才会发现,无法从单一I/O脚位的I-V变化看得出来,此为坏处之一。
好吧,若这位天兵RD还是聪明到会加上
ESD Protect2,但考虑绕线(routing)的寄生电阻
电容效应(parastic RC effect),这将会延迟ESD电流经由
ESD Protect2。这时,多余的
ESD电流便会藉着与电源线的接线而进入到IC内部电路中。由於内部电路布局(layout)
方式不会考虑ESD,因此更易被此种ESD电流所损伤,此为坏处之二。
结论就是,当晶片尺寸(die size)越大时,制程尺寸越缩越小,在Input pad与VDD之间
也要提供ESD防护电路来直接旁通ESD电流,而不要只想藉
ESD Protect2来间接放电。
这才也是最有效率的ESD防护电路的设计方式。
原po在研究这类的ESD电路,请先看看是否为前人所设计,而在设计产品时,
也请不要呆呆地只加一边。
如果还是不懂,那我再用最浅显的比喻,好比〔女生〕在〔MC〕来时,都会挑选好的
〔卫生绵〕,如果再加上可爱的一对翅膀,附着力变得超强,即使白天或是夜晚动来动
去,也不必担心侧漏问题,〔MC〕一来就直接被导流层迅速吸收,棉棉表面依旧乾爽
舒适。
将〔女生〕换成〔IC〕,〔MC〕换成〔ESD电流〕,〔卫生绵〕换成〔ESD防护电路〕,
而一对翅膀就是VDD<->Input pad,与VSS<->Input pad的防护电路(ex:diode)
--
在台湾,何谓R&D工程师?
1.Reverse and Decap :IC反相工程,去胶,打开封装,拍照,复制电路布局。
2.Resign and Die :没死的就操到辞职,没辞职的就操到死。
3.Rework and Debug :计画永远跟不上变化,变化永远跟不上老板的一句话!
4.Relax and Delay :太过於轻松(Relax),那麽就会Random Death (随时阵亡)
但是外派到大陆的台弯郎,晚上是R (鸭)陪客户,白天是D (猪)任人宰割!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 203.66.222.12
※ 编辑: jfsu 来自: 203.66.222.12 (11/20 14:08)
1F:推 obov:浅显易懂 兽叫惹 11/20 15:04
2F:推 pdaer:jf大的文章都该m!!很多篇都能用以厘清观念 11/20 15:12
3F:推 moneyguy:专业!!不过某些应用上,还是没办法使用High side ESD 11/20 15:26
4F:推 jeroger:理论上你是对的 但实际ESD认证不放ESD2还是有他的理由所在 11/20 16:07
5F:→ jfsu:回楼上ESD2多半是power clamp,我所接触的产品都有放... 11/20 16:10
6F:→ jfsu:不放的话,HBM与MM能过到哪个level...就很难说了 11/20 16:11
7F:→ jfsu:还有,这不是理论,有一堆实际的case可以study 11/20 16:12
8F:推 ShineOnYou:好文必推!! 11/20 17:13
9F:推 jacobliu:写得很好,虽然这些内容都懂,但不一定有办法完整讲完。 11/20 20:25
10F:→ jacobliu:有些Input PAD应该还会做PIN到VDD的ESD电路 11/20 20:28
※ ShineOnYou:转录至看板 NTUGIEE_AMTG 11/20 22:20
11F:推 Aquatics:好文必推!! 11/20 23:01
12F:→ MikePetrucci:ESD问题当然要搜寻一下柯明道... 11/21 06:00
13F:推 youwin0125:推 11/21 12:13
14F:推 BuBuChen:好文~~推~~ 11/21 19:31
15F:推 ksmrt0123:推好文, 不过[女生]那段画蛇添足了~~~ 11/23 14:03
16F:推 qeagle:细心画图,有爱加分推 11/24 20:53