作者zxvc (修行)
看板Electronics
标题Re: [问题] SOC encounter的问题
时间Sat Nov 14 18:19:16 2009
我现在好像知道hold time修不好的关键在哪了。
似乎是在floorplan时core utilization设太大的缘故。
core utilization是跟读入的gate-level netlist面积有关。
剩下的其它面积就是SoC Encounter用来routing、插buffers之用的。
比如说我core utilization设0.75，full floorplan完後density是0.79。
修hold time，density就到0.93，换句话只剩0.07作routing！
目前试着降core utilization，重lay看看会不会过。
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 218.168.4.238
1F：→ zxvc:终於hold time修过了。不过我是一直降Setup time slack XD 11/15 10:38
2F：→ PHEy:为什麽这麽坚持 hold time 要用 design compiler 修呢 ? 11/16 00:23
3F：→ zxvc:楼上，没有啊。我这篇主要都用SoC Encounter在修。 11/16 07:28
4F：→ zxvc:其实我也觉得前一篇y大说的有道理，CTS後修hold time会比较准 11/16 07:30