作者jfsu (水精灵)
看板Electronics
标题Re: [问题] 请问LAYOUT中DUMMY CELL的接法
时间Fri Oct 23 02:12:47 2009
※ 引述《wwwok (勇敢的坚持下去)》之铭言：
: 请问一下版上的各位大大
: 我想在LAYOUT中放置一些DUMMY保持电路的对称性
: 那麽这些DUMMY的接脚可以浮接吗?
: 例如我想放置DUMMY MOS好了
: 那他的D G S脚要接到哪去呢?
: 我看有些好像会接到最高电压或是最低电压
: 请问有一定的准则或是要特别注意的吗？
: 谢谢各位^^
如果只是为了电路中的对称性(或是为减少制程变动，造成元件的mismatch)
好比运算放大器(OP-amp)中的PMOS与NMOS组合而成的差动对(differential pair)。
你会在这几颗MOS两旁，左右各放一颗dummy NMOS/PMOS。
这些dummy device不建议你让它们的电位是浮动的(floating)，因为你无法预料这些
dummy device在制作过程中，会不会短路的情况发生，造成漏电流(leakage current)。
当然啦，你若要他们四只脚空接也是可以，但要嘛就全部，不要某几根接电位，
而DRC应该会捉出这些MOS电位floating的讯息才对。
NMOS你就全部接Gnd,PMOS就接Vcc，当然，你也可以将这些dummy device当成option来用
作为增加电晶体数目的用途。
若是0.35um以上的制程，基本上是可以不用放，比减少空间，0.18um, 0.13um可能就要
视情况考虑。0.09um以下若不放，除了mismatch之外，LOD与WPE将会主宰该元件的特性
--
在台湾，何谓R&D工程师?
1.Reverse and Decap :IC反相工程，去胶，打开封装，拍照，复制电路布局。
2.Resign and Die :没死的就操到辞职，没辞职的就操到死。
3.Rework and Debug :计画永远跟不上变化，变化永远跟不上老板的一句话!
4.Relax and Delay :太过於轻松(Relax)，那麽就会Random Death (随时阵亡)
但是外派到大陆的台弯郎，晚上是R (鸭)陪客户，白天是D (猪)任人宰割!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.64.148.110
1F：推 smallmac:问各问题,LOD跟WPE是什麽阿...谢谢... 10/23 11:38
2F：推 cpt:length of diffusion, well proximity effect 10/23 13:27
3F：→ cpt:前者和mos离diffusion边界太近引发的张力变化有关 10/23 13:28
4F：→ cpt:後者则是距离well太近吃到不该吃的implant 10/23 13:28
5F：→ cpt:两者都是影响Vth 10/23 13:29
6F：推 smallmac:谢解答... 10/23 13:54