作者cmh317 (Rain Man)
看板Electronics
标题[请益] 2.5G clock除频
时间Thu Oct 1 15:53:12 2009
大家好
请教一个问题
我现在需要将2.5Ghz的differential clock(LVDS)
将其降频到数百MHZ左右(也须为differential clock)
讲的详细一点 就是我们需要将2.5Ghz乘上257*5
再除以239*4*(10 or 15 or 20 or 25 or50)
会有这麽奇怪的数字是因为clock sync的问题 不得不做
所以想请问有没有现成的freq synthesizer 或是digital PLL IC商品
或是其他办法可以达到我们的要求
感谢大家!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.18.5
1F：→ katzlee:先用Receiver转成TTL再去处理吧..处理完再Tx转回LVDS 10/02 00:34
2F：→ katzlee:弹性的作法是用FPGA，但你的LVDS太快，FPGA内建的LVDS不够 10/02 00:36
3F：→ katzlee:快，所以TX RX的IC应该是省不掉 10/02 00:36