※ 引述《grateful (珍惜自己所拥有的一切)》之铭言： : 题目如下: : We need to design a stop-watch which count from 0-59 sec. : Draw this circuit with the logic component of Counters, 7-segment decoder, : display and start and stop control lines. : 想要请问各位这样的电路图 : 要如何下手 可以提共一些思路吗~ : 先谢谢大家的帮忙~ 1.必须先画出一个可以数到60的counter(2^6=64) 所以要用6个DFF串接形成6-bit counter (会有4个状态用不到 所已请适当接线使得它数到61的瞬间可以归零(非同步规零XD)) 2.做一个七段显示器(7-segment decoder)连接到6-bit counter 对应每个状态到七段显示输出 七段显示器 大致长这样... A ------- F| |B | G | 就是电子表的那种显示啦XD ------- E| |C | | ------- . D 每一段(segment)都有逻辑0或1可以控制亮或不亮 假设 1→亮 2→不亮 若6-bit counter数到000000时 可以让七段ABCDEFG逻辑为1111110 ------- | | | | | | →别怀疑 零就是长这样= = | | ------- 其余就以此类推罗! 3.记得做reset,stop,start reset可强制输入0使全部输出=0 达到规零的效果(必须设定0000是0秒) stop可以跟clk做AND gate 当stop=0时clk无法输入 因此counter输出不变 start跟stop可以共用 用上面的方法就好了 0→stop 1→start 若需要verilog码再跟我说 我再贴上来^^ --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 59.114.121.42 ※ 编辑: wxes60711 来自: 59.114.121.42 (08/30 12:14)