作者wwwok (勇敢的坚持下去)
看板Electronics
标题[问题] 关於SC电路的电容值
时间Sat Jul 25 14:17:53 2009
最近小弟在做一些SC电路
常常需要设计到电容的数值
想请问一下各位大大 这个电容的数值在设计上应该会有范围限制吧
例如：电容的值不能小於OP本身的寄生电容(这是我觉得的，有错请高手指教一下)
但式设计太大又很耗损面积(因为要做在CHIP里的)
到底在设计上面有没有甚麽特别该注意的地方
就经验而言，设计在晶片内的电容大约又是在哪个范围呢？
目前我是以10^-12等级为主 但是有一颗电容设计在0.1p
不知道这样到底会不会OK 毕竟模拟是都没问题 但是下线後的结果又往往都不一样了说
多谢各位
--
只有在被爱的时候 才会发现自己是多麽的重要
只有在爱一个人的时候 才会发现原来可以这麽在乎一个人
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.124.32.131
1F：推 Williamette:1.matching 2.kt/c noise 按照这两个spec去选电容大小 07/25 15:14
2F：推 kafai:PLS 应该值得参考吧 07/25 16:07
3F：推 deathcustom:0.1p很容易爆炸的，所以照一楼说的吧 07/25 17:02
4F：推 jnlien:要去算一下Cp寄生值 Cp会降低OP的gain 造成static error 07/25 22:26
5F：→ jnlien:虽然模拟中会有上述效应 但下线後通常Cp更大 会更严重 07/25 22:27
6F：→ jnlien:resolution需求低(<10b)时 1楼的2.会蛮小的 通常是看1. 07/25 22:28
7F：→ wwwok:恩恩 了解罗 多谢各位大大^^ 07/27 10:15