作者kevin0911lin (kevin)
看板Electronics
标题Re: 有关fpga问题
时间Thu Jul 9 23:08:53 2009
加个else就可以了，组合电路要有default值，
ex.
else
Out = A;
※ 引述《mogimnum (muwahahahaha)》之铭言：
: code
: ///////////////////
: module (A, B, C, a, b, c, OUT)
: input A, B, C, a, b, c;
: output OUT;
: always @ ( A, B, C, a, b, c )
: if (a)
: OUT = A;
: else if (b)
: OUT = B;
: else if (c)
: OUT = C;
: endmodule
: 请问我这样写一个 latch 会有什麽问题吗
: 我用xlinx转出来的 latch 很怪
: 我是希望当没有条件符合时
: OUT可以keep原本的质
: 但xlinx好像不行
: 这样写是不是有问题
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 220.136.220.209
1F：推 mogimnum:可是这样合出来就变mux了 07/11 03:23
2F：推 waynedollars:如果把每个if加个else 然後OUT <= OUT呢 07/11 05:00