作者LunaTheFinal (Luna)
看板Electronics
标题[问题] 请问一个calibre antenna DRC的问题
时间Sat Jun 20 14:38:44 2009
最近遇到一个问题
当我整颗chip layout完成後
一般的DRC run过ok~ 但run antenna rule的时候
却会发生一个错误
就是我chip中的input clock是以两个pad differential的形式输入(使用metal 6)
进chip後两端并联一个100欧姆的电阻 进主电路後是接到mos gate端
出现的错误应该就是说因为我的PAD面积大 需要有esd保护gate端
我记得只要经过VIA换金属层走线就能解决
但我这样做都没有用~请问是什麽有可能的原因呢?
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.118.106.3
1F：→ LunaTheFinal:tsmc 0.18 制程 06/20 14:39
※ 编辑: LunaTheFinal 来自: 140.118.106.3 (06/20 14:42)
2F：推 jacobliu:1.metal6换metal5再换回metal6，主要路径走metal5 06/20 15:43
3F：→ jacobliu:2.加diode 06/20 15:43
4F：→ LunaTheFinal:怪了...我怎麽换metal层都还是一样 06/20 16:34
5F：→ LunaTheFinal:在input clock端加esd diode会对讯号造成什麽影响吗 06/20 16:35
6F：→ LunaTheFinal:有点怕怕的 我的clock是1GHz 06/20 16:35
7F：推 pow:diode加上去之後跑模拟就知道了 06/20 20:33
8F：→ pow:1GHz应该不会太糟糕 大不了加个buffer 06/20 20:35
9F：→ pow:如果很不想要那些parasitic 我记得antenna rule可以ignore 06/20 20:36
10F：推 circularssk:刚看完木工板再看电子版 发现P大真是多才多艺 06/21 01:19
11F：推 pow:还好你没看到我在NBA被劣退的两篇 06/21 09:15