作者saberstar (命)
看板Electronics
标题[问题] 用FPGA写SDRAM控制电路
时间Fri May 29 18:10:02 2009
请问大家一下
假如我想写一个SDRAM的控制电路
想跑的快的话好像得在I/O各设暂存器
请问这样的理由是因为推动比较快吗?
那这些暂存器是那些部份需要
像是如果我要写资料到SDRAM的话
得先在输入端存在暂存器
然後在输出端再存一次要这样吗?
还是我搞错了I/O各设暂存器的意思
并不是两边都要?
而是像是要写的时候才存一次
读的时候反过来再存一次?
那我主机端的讯号线跟控制电路对SDRAM的讯号线也需要有暂存器吗?
请高手指点一下
感谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 114.38.13.41
※ 编辑: saberstar 来自: 114.38.13.41 (05/29 22:35)
1F：推 TripleC:怎麽感觉起来就是timing closure的问题... 05/29 23:05
2F：→ saberstar:可能是吧 我也不太懂 可以请问那原理跟方法吗? 05/29 23:12