作者M9407120 (妖)
站内Electronics
标题[问题] 什麽是Clock tree
时间Wed May 20 15:34:07 2009
个人先叙述自己了解的
使用FPGA来设计电路时，可以使用PLL来将其时脉倍频~
并可使用暂存器或逻辑电路来做除频的动作，以便分给其他IC使用~
那之中Clock tree~
与直接使用FPGA倍频，之後再用暂存器或逻辑电路除频的方式有何不同呢?
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.118.207.57
1F：推 TroyLee:Clock Tree 是把 Clock Source 分配到每个 Sink 让它的 05/20 15:38
2F：→ TroyLee:Skew minimize 05/20 15:39
3F：→ bakerly:一般的逻辑闸fan out都有上限﹐一推20就可能会推不上去拉 05/20 16:27
4F：→ bakerly:不下来，clock讯号动辄几千几万个，所以需要长tree,1推10 05/20 16:28
5F：→ bakerly:每个再推10个.就像树状图一样，这就是clock tree 05/20 16:28
6F：→ M9407120:感谢回答 05/21 08:23