※ 引述《jfsu (die)》之铭言： : 原po的问题，我看的不是很懂。取代？ : 不管制程大小，我们希望bulk与source是等电位，以减小body effect与latch-up : 所以会接一起，然後接到VDD(PMOS)或GND(NMOS)。 : guard ring是围在元件外部，除非是因为绕线问题，否则我们都会希望打满cont， : 减少noise 藕合到元件。 不好意思，我可能没有很清楚的描述我的疑惑。 一般来讲，考虑到基板效应的影响。我们的确是希望Bulk与Source为同等电位， 以消除Latch-up或减小body effect的影响，可是在於Cascode的架构来说： 即使是Bulk端共接於Gnd or Vdd，但因为Cascode架构的关系(以nmos来探讨) Mos的Source端电位差并不等於Bulk端，使得Vsb变大而导致我们的Vth也随之变大。 所以才会有所谓的改良型Bulk端直接接到Source端，以求同等电位。 这时我就有了疑惑， 的确这样可以使我们的Bulk端与Source端同等电位，这是改善过後的优点， 可是我的疑问是说，不会有随之新发生的缺点？ 以Layout的角度来讲，通常Guard ring 为围在Mos元件周围，然後接到Vdd(Pmos) 与Gnd(Nmos)上，因为从电源端输入的杂讯比最为乾净，一来可以减少Noise对元件Mos 的影响、二来在於说Cont打满可以减少电路的寄生电阻。 那如果以改良型的电路来看，当我把Bulk端接至Source端上。 在Layout的编排中，在元件Mos外层围绕一层Guard ring然後与Source端共接， 此时的我疑惑的是： 如果是这样的话，Guard ring因为不是打上Vdd or Gnd而是纯粹与Source端共接， 这样的话我依旧可以达到减少Noise对元件Mos的影响吗？ (因为这时从Bulk端看进去的杂讯比并不像从电源端看进去那麽乾净) 不好意思，不知道这样解释够不够清楚，这个问题困扰我很久了。 感谢这位板大不吝啬教导....:) --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 120.96.54.183