作者proach (p.roach)
看板Electronics
标题Re: [问题] trigger flip-flop问题
时间Tue May 5 02:08:07 2009
※ 引述《pupucar (knock!knock!)》之铭言：
: 我们知道一个posedge trigger的D-FF
: 当clock由low to high时就会simple D的值
: 想请问的是万一clock是由3-state to high呢?
: 是否有可能造成错误的trigger?? 谢谢!
其实这是个不是问题的问题 :)
由hi-z转为high的过程是不确定的，所以有可能造成问题，但是，
在 hi-z之前呢？你让clock pin保持在不确定吗？所以要出问题早就
出问题了，不必考虑转态的过程是否出问题。
最简单的方法，将clock pin装上pull-high or pull-low resistor，
让他不会有不确定的时候。
good luck :)
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 118.160.67.89
1F：推 pupucar:我懂了 谢谢! 05/05 03:09