作者star1008 (star1008)
看板Electronics
标题[问题] 信号需要延迟
时间Sun Apr 19 16:44:54 2009
小弟目前在做spwm的讯号输出,
目前已能做出(以a臂为例)正反向的两个信号出来,
但是两个讯号之间是很密合的在切换,
也就是一个要high-low,另一个也刚好要low-high,
而这中间没有任何一点dead time,
所以我是想请教有没有什麽IC(DC supply约10~12V)可以做出让信号能稍微延迟一下,
而且在信号不失真不变形下,
产生出dead time,使full-bridge避免发生上下臂同时导通的情况.
可以提供我有什麽IC可以做出,顺便也教一下此IC的用法,
先谢谢版上的先进
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.129.36.93
1F：推 proach:C+R=LPF 04/19 16:46
2F：推 pdaer:LP network+AND GATE就可以达成 Tdelay=0.693*RC 04/19 16:51
3F：→ star1008:pr大,这个方法我有试过,不过信号会变形甚至影响到输入端 04/19 16:55
4F：→ star1008:不知道是不是我选的R值跟C值不对,信号才会变形 04/19 16:56
5F：→ star1008:pd大,LPnetwork+AND GATE这方法我不太懂可否能说清楚一点 04/19 16:58
6F：→ star1008:抱歉小弟知识有点薄弱一点,先谢谢版上先进的耐心指导 04/19 16:59
8F：→ pdaer:摘自switch-mode power supply by basso p.387 04/19 17:15
9F：→ pdaer:这本书4.13节讲很多你的需求，也许学校图书馆有，可以借来看 04/19 17:16
10F：→ star1008:谢谢pd大,顺便请问一下4.13节是在讲解spwm的东西吗? 04/19 17:20
11F：推 pdaer:NO,在讲两个MOS互切时做gate driver所需要注意的实际设计 04/19 17:21
12F：→ star1008:喔喔,了解! 04/19 17:25
13F：推 deathcustom:简单来说就是non-overlaping clock signal 04/19 19:17