※ 引述《htbroken (htbroken)》之铭言： : ※ 引述《yourhusband (闷)》之铭言： : : 基本上synchronous这个词在这边的意思是代表 同步整流 : : 也就是你文章内所说的 将diode换成power mos : : 利用mos去取代Diode的功能，降低损失 : 那再请教一下为何 当 light load 时我们又会 : 将此 low side power mos turn off , : 这时切换成 diode mode 反而可以降低损耗 ?? : 这与 pulse skipping mode 有何差异呢 ? : PFM 为何有损耗较低, voltage ripple 大的特性 ? : 刚入门,问题有点多,大大是否有推荐的书籍资料或网站可供参考 ~ : 感激 首先 我先说明一下我自己本身也不是专业人士，也只是个学生 所以有上网search一下资料，说的不正确的话请专业人士指正。 当light load的时候，主要的损耗已经由导通损失(之前已Rds取代Vdiode)转为切换损 除了飞轮二极体or取代的power mos的损失之外，原本Buck的设计如果是以diode来做飞轮 应该会有DCM的情况发生，也就是电感电流为0，二极体自然截止。电杆跨压为0。 若在light load(DCM条件)下并没有关闭low side power mos的话，会提供电杆电流路径 将电感电流由0继续递减，也就是电感电流为负。 这种情况不仅增加无谓的倒通损失以及开关切换损失 并且在磁性元件上面增加更多损耗(V*T增加) 所以在light load是可以考虑将mos 关闭。 在本实验室实验下这个控制模式确实有省电的功能。 pulse skipping mode顾名思义是遮蔽一些pulse，其实跟burst mode有点类似 大致上的概念都是当你输出附载轻的时候，减少一些传递能量的动作。 这种作法不仅减少IC对於输出pulse的负担，也同时也可以让pulse的duty大一些。 同样具有让Buck转换器效率提高的优点。 另外PFM我不确定是否你指的是变动频率调变。 如果是的话，跟上述的两种方式其实用意是一样的。 当然为何voltage ripple会比较大，这是很好理解的。 由输出的LC Filter来讲，当初设计假设是以正常切换频率100kHz来设计。 那当你使用了上述的方式来追求效率的同时，同样的你的切换频率整体来讲是减少的。 这样ripple直观上一定会比较大。 另一个看法就是，输出回授的问题。当附载轻的时候回授并不好拉。 另外也要考虑如果附载突然变动，要将转换器由省电模式恢复成正常模式。 电压被下拉的ripple一定很大。 上网随手search了一下， http://www.google.com/search?q=pulse+skipping+mode&ie=utf-8&oe=utf-8& 连结第一篇由崇贸科技公司以及台大陈秋麟教授提供的参考技术文件 里面写的非常详细，有兴趣可以阅读。 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 59.112.218.160 ※ 编辑: yourhusband 来自: 59.112.218.160 (01/26 15:03) ※ 编辑: yourhusband 来自: 59.112.218.160 (01/26 15:04)