作者hardman1110 (硬汉)
看板Electronics
标题[问题] verilog的warning
时间Fri Jan 23 08:58:38 2009
Warning: Latch money_0[1] has unsafe behavior
Warning: Ports D and ENA on the latch are fed by the same signal state[1]
我的程式一值跑出的这种警告，而我reg [3:0]money_0这变数，在波型图中
也一直跑不出值，请问这警告代表什麽意思? 恳请各位神人指教
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 114.42.210.93
1F：推 tkhan:这英文不难懂吧 01/23 09:46