作者myglobe (昵称)
看板Electronics
标题Re: [问题] DRAM,SRAM里的电容大小 and sense ampl …
时间Sat Nov 22 05:02:44 2008
※ 引述《Shiva (Shiva)》之铭言：
抱歉 删了一些文章
: 而SRAM的话，因为四个mos形成latch，是bistable
: 所以read时失去的电压只要不超过VDD/2，就能自动补回来
: 因此SRAM的read是nondestructive
: 因此sense amplifer对SRAM而言只是加快速度和area improvement
: ^^^^^^^^^^^^^^^^
: 这是书上写的，但我不明白为什麽
: 加了sense amplifier不是更增加chip area吗？
: 请问我以上的认知是正确的吗？
: 另外书上也写到SRAM的Cq是parasitic capacitance
: 那麽Cq和Cb的比例是不是也和DRAM的Cs和Cb比例是差不多的呢？(书上没提到)
: 谢谢
6T SRAM的读与写本身其实是一体的两面
读：
当SRAM在读的时候 两边的BITLINE为VDD 两端耳朵的NMOS(access mos)打开
本来为零的逻辑因为DC分压效应 零准位会被稍稍抬昇
而外部的bitline也会因为透过分压从VDD往下掉 透过SA被读出来
耳朵的MOS太强 有可能造成 内部DC分压太高 而转态
故这个时候考量的通常是latch的nmos与耳朵的nmos比例
因为不希望内部的零被抬昇太多 因此你的latch的NMOS都尽量做的比耳朵大
一来为了读取速度 二来为了保持read margin好
写：
SRAM写的时候 BITLINE一边为零 一边为VDD，SRAM虽说是一个latch的架构，
但仍有写入的先後顺序，先写零再写一
靠着一边为零 将一边的margin打坏，另一边的一趁这个机会破坏原本被latch的组态
此时耳朵MOS强，可以有效的打破这个margin 让另一边的一破坏latch
故这时考量的是latch的pmos与耳朵的nmos比例
会让耳朵这个nmos比pmos大 让写入加速
从上面可以知道sram为比例式电路，又由於SRAM主要重点为读取速度
因为读是利用内部电容(或说mos)去拉bitline的大电容
写则是利用外部大电容去推内部小电容
读几乎都比写还慢 故sram会在可以的范围内 加大latch nmos的比例以加速读取
尺寸通常为latch nmos > access nmos > latch pmos 以上为DC分析
在暂态分析中，SRAM是否会发生成功读取但是内部被反转的现象，还要看你WL开的时间
--
夜深了，胡言乱语中希望你看的懂
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 220.138.46.225
1F：推 jnlien:推 前半部就是"read stability" 後半部则是"writeability" 11/22 10:55
2F：推 jnlien:smith里说access要大於latch的nmos 这样的结论和这篇不同 11/22 10:59
3F：→ jnlien:这是因为smith read时是把bitline先拉到Vdd/2 而非Vdd 11/22 10:59
4F：→ jnlien:所以smith的电路比较不会有read stability的问题 11/22 10:59
5F：→ myglobe:sorry 想讨论一点 bitline拉到vdd/2 对read margin不一定 11/22 11:22
6F：→ myglobe:好 通常可能更差 主要原因在vdd/2的时候 虽然DC点提昇较少 11/22 11:23
7F：→ myglobe:但是整个MARGIN下降 这跟写是一样的动作 当读取的时候 11/22 11:24
8F：→ myglobe:再配上杂讯 转态机会是有的 因此通常设计bitline的预充电 11/22 11:25
9F：→ myglobe:位越高 CELL的稳定度也会比较高 11/22 11:26
10F：→ myglobe:当然 这还要配合SA的DC点来决定 11/22 11:26
11F：→ myglobe:通常将Bitline设计在vdd/2 是为了用inverter-based的SA 11/22 11:34
12F：→ myglobe:此时当SA的inverter可视为一个class a的output 11/22 11:35
13F：→ myglobe:而我猜想 access nmos>latch nmos vdd/2之设计中不只读0 11/22 11:52
14F：→ myglobe:同时必须读1 才会让access nmos大於latch nmos 11/22 11:55
15F：→ myglobe:vdd式的bitline设计 只读0不读1 设计准则才会有差 11/22 11:56
16F：→ myglobe:但READ SNM上 或许还是vdd式设计较佳 11/22 11:57
17F：推 Shiva:原来还有这些 感谢两位大大的指教 11/22 13:23
18F：推 jnlien:推这篇原po smith的电路算是介绍初学者入门 如果要知道更详 11/22 21:22
19F：→ jnlien:细 可以参考VLSI相关书籍 11/22 21:22