※ 引述《opq77114 (欧匹哭)》之铭言： : 我想要用pspice模拟一个2 stage的放大电路 : 有用到PMOS跟NMOS 各需要设定L W M 3个参数 : 我想请问的是M这个参数是在做什麽用的 又会有什麽影响 : 因为放大电路中有用到current mirror : 但是我L W 甚至M都设一样 可是却没办法得到电流1比1的效果 : 一开始我把M都设2结果得到的电流只有电流源一半多一些 : 把M设为16就比较接近1比1了 : 再把其中一个M设为16另一个设20就约等於1比1 : 所以M好像有很大的影响 但是不是参数都设一样就会有1比1的效果吗 : 请板上的高手帮我解答一下 谢谢!! : 　 Io sat ↑ ╴╴╴╴╴╴╴╴ │ ╱ │ ╱edge of sat │ ∕ │ ∕ │ ∕ │∕tri └──────────── Vds 实际上Io-Vds大概像这样 重点是，你的mirror端的vds一定不会跟source端的vds相同 这点尤其在先进制程的时候 你的head room都很小 常常要在edge of saturation挣扎求生存 要不然input mos的vgs会不够就搞笑了 .13: vin bias: 0.6v vthn_0 = 300mv 自己看看就知道head room多小了 我自己在作的时候current source的vds常常在150~200mV（vds_sat要在120mV）\ 在这种边缘地带 抱歉，你的Io != Is 大概从0.7~0.9都可能 因为你是在作OP 所以你要先搞清楚你的input bias在哪 你的input mos多大，你能接受的Vss最低能到多少（假设你是PMOS INPUT） 高 NMOS INPUT 那在这个极限Vss在多留个一小段空间（凡事不要作死） 当作的current source 的Vds去试试看吧 然後就是去作一个current mirror，然後在output端接一个定电压 （你上面得到的那个电压值） 去看看结果怎麽样吧 -- ◢ υ◣ 老伴啊，我们的孩子孵不出来耶… 、〝◢ ◣ 呜…我没问题啊！ ◢◣◢˙ ◣ 你到底吃了什麽？ ((◢ ﹊﹊﹊ ◥╯ 是台湾的问题… ◢◤ ◥ ◥ ◤ ╯ 〃◢◤◢◢◤◤◣◣ ◢◤◤ ╱◥ ◣ ●●● ◢ 〃 ◤ ▌◣◥◣◣ ◢▆ ◥◤ ╯ ◤ ◢ ◥#####●●●●######◤ ◥ ◥ ◥ ▆◣ ▂▃▁￡▃￡▁▂▃◥▁◣ ◣#############◢ ◢▁◣▂▁▃▁η▂η▁▃▁ ψcafelife --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 122.116.95.114