作者pinns (迈向新人生...)
看板Electronics
标题[问题] HSPICE simulation 问题(收敛)
时间Mon Oct 27 11:35:44 2008
Q:
电路是LDO..
问题则是 跑TRANS跑到一半
错误讯息是
"internal time step too small in transient"
感觉是收敛的问题..
不过我有试过.ic
也改过trans的时间看看 发现都没办法 跑到一半都会跳出错误.
能否请先进指导一下 感恩..
--
______________________________
十次车祸九次快,套句证严说的话
● ● ● 闯过红灯, 只快五分钟回家..
闯不过, 要七天後才能回家..
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 210.68.183.62
1F：推 paullai:请加上 UIC 指令 10/27 11:46
2F：→ paullai:就是写成： .tran xx xx UIC 10/27 11:46
3F：→ paullai:要不然加个加上 itl4=100 强迫它收敛 :P 10/27 11:47
4F：→ paullai:要不然就检查电路 或者在不影响设计的情况下 加几个小电阻 10/27 11:48
5F：→ paullai:或电容帮助它收敛 10/27 11:48
6F：→ paullai:消极作法把暂态分析的取样点取宽一点... 10/27 11:49
7F：→ pinns:UIC也试过了.也把trans的宽度加宽.不过还是没办法.@@ 10/27 12:36
8F：→ pinns:p大说的加电容电阻不影响电路的做法?是随机在电路加上??? 10/27 12:38
9F：→ pinns:那就是碰运气的意思?还是说有啥麽特别的地方会使电路没办法 10/27 12:38
10F：→ pinns:收敛,这点我在想想好了 感谢您的回答. 10/27 12:39
11F：推 paullai:不是随机,要看电路. 我所说的不影响是指特性上不影响... 10/27 12:40
12F：→ paullai:(不太可能100%不影响) 10/27 12:41
13F：→ pinns:OK了解..感谢.... 10/27 12:46
14F：推 Williamette:.op itl4=100 itl2=10000 试试看 10/27 16:23
15F：→ pinns:可否请问上述的用意是?? 10/27 18:36
16F：→ pow:电路波来看一下吧 10/27 19:53
17F：推 noko:取样点要密一点,才会收敛,个人经验 10/30 20:18
18F：→ noko:原因可以找一下他的演算法跟原理,太多了,自己看看吧 10/30 20:18